BÀI CHUẨN BỊ THÍ NGHIỆM 2 – THỰC HIỆN CÁC IC CƠ BẢN TRÊN KIT DE-2 Lưu ý, top-level của project phải đặt tên là tên của file header (nối pin), ví dụ là “lab2tn1_wrapper”, với module “lab2tn1” là module chứa đoạn mã mô tả thiết kế của thí nghiệm 1. Giả sử, với thí nghiệm viết thiết kế phần cứng bằng ngôn ngữ SystemVerilog cho hàm f ( x , y, z)=x yz là thí nghiệm 1 của lab 2, ta có đoạn mã SystemVerilog như sau: Hình 1 Ví dụ về thí nghiệm 1 Vậy đoạn mã của top level “lab2tn1_wrapper” như sau: Department of Electronics Page | 2 Digital System Design Laboratory Downloaded by Nguyen Khoi (
[email protected]) lOMoARcPSD|31633088
English