Lab 4: Thực hiện hệ tổ hợp và hệ tuần tự cơ bản trên FPGA. LAB 4: THỰC HIỆN HỆ TỔ HỢP VÀ HỆ TUẦN TỰ CƠ BẢN TRÊN FPGA Họ và tên: Lê Cao Sơn 2212938 Lê Minh Nhật 2212391 Nguyễn Thanh Nguyên 2212314 Lớp TN: L09 MSSV: Nhóm 6 Ngày: 29/11/2023 HƯỚNG DẪN THÍ NGHIỆM I. MỤC TIÊU - Nắm được cách sử dụng kit thí nghiệm, phần mềm lập trình. - Nắm được cách khảo sát và thiết kế hệ mạch đếm sử dụng các IC chức năng cơ bản. - Nắm được quy trình mô tả phần cứng trên FPGA. II. CHUẨN BỊ: - Để chuẩn bị tốt cho bài thí nghiệm, sinh viên PHẢI đọc trước phần Phụ lục 1 và hoàn thành các bước của Sample lab trong Phụ lục 2. - Sinh viên phải hoàn thành và nộp PRELAB 4 trước khi vào lớp. III. HƯỚNG DẪN THÍ NGHIỆM THÍ NGHIỆM 1 Mục tiêu: Nắm được các thức mô tả mạch tính giá trị tuyệt đối của một số 4 bit sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA. Yêu cầu: Sinh viên thực hiện mô tả mạch tính giá trị tuyệt đối của một số 4 bit (số ngõ vào lần lượt là A, ngõ ra là S). Kiểm tra: Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình) Chương trình mô tả hoạt động của thiết kế. module TN1( input logic [3:0] a, output logic [3:0] S); always @(a) begin Downloaded by Nguyen Khoi (
[email protected]) lOMoARcPSD|31633088
English